Con el aterrizaje y la aplicación a gran escala de la inteligencia artificial, los chips de IA también se han convertido en una categoría común de chips. En comparación con los chips tradicionales, la principal ventaja competitiva de los chips de IA radica en la alta potencia informática y la alta relación de eficiencia energética. El alto poder de cómputo se refiere a la capacidad de completar los cálculos de IA más rápido que los chips tradicionales, mientras que el alto índice de eficiencia energética se refiere a la capacidad de completar los cálculos con menos energía que los chips tradicionales.

En los primeros días del nacimiento de los chips de IA, la arquitectura del chip de IA se optimizó principalmente para el paralelismo informático, mejorando así la potencia informática.

En la actualidad, hay muchos jugadores en la computación global en memoria. Un problema importante con la computación en memoria tradicional es la contradicción entre la precisión de la computación y los escenarios de aplicación. Si queremos resolver esta contradicción, esperamos tener un producto informático en memoria de bajo consumo para el terminal móvil, y su precisión de cálculo puede cumplir con los requisitos de cálculo de la red neuronal móvil (> 4 bits).

La computación en memoria es una tecnología que abarca los dos campos de dispositivos y circuitos. Por lo general, la interfaz entre la computación en memoria y los circuitos digitales requiere mucha conversión de digital a analógico y conducción de señales, y estas interfaces en realidad requieren mucho trabajo de optimización de circuitos; de lo contrario, es fácil convertirse en el cuello de botella del rendimiento general. . Para resolver este cuello de botella de eficiencia, el desarrollo de la tecnología de unidad de matriz de memoria resistiva a gran escala puede realizar una interfaz de circuito de computación en memoria de alta eficiencia; al mismo tiempo, también allana el camino para la escala de la computación en memoria. El nivel arquitectónico sobre el circuito también tiene su propia tecnología única de conjunto de instrucciones.

De hecho, los compiladores y los conjuntos de instrucciones siempre han sido temas importantes que plagan el diseño de todos los chips de inteligencia artificial. El principal problema de que los chips de IA no pueden ejercer verdaderamente su poder de cómputo completo en aplicaciones prácticas es que el diseño de los conjuntos de instrucciones y los compiladores no es lo suficientemente bueno, lo que da como resultado chips que solo pueden tener un alto poder de cómputo en la demostración, pero la eficiencia cae significativamente. cuando se está ejecutando el modelo real proporcionado por el usuario.

Hemos visto el auge de la industria de semiconductores de China, porque la publicación de un artículo en una conferencia de dispositivos de semiconductores de primer nivel como IEDM es en sí misma una afirmación de las tecnologías relacionadas. Esperamos ver más casos de comercialización de tecnología de semiconductores de alta tecnología, y cuando haya muchas empresas dinámicas de semiconductores de alta tecnología en el mercado, llegará la primavera de la industria de semiconductores de China.